reduction instruction set computer

A reusable and low power RISC CPU IP core design is proposed in this paper.

研究设计了一个可重利用、低功耗的精简指令计算机 (RISC)中央处理器的知识产权 (IntellectualProper ty)核。

On the base of the analysis of the RISC datapath architecture, combining 4 basic instruction type and processing procedures, this paper analyses the basic working principle in datapath control unit.

在阐述精简指令集计算机数据通路基本结构的基础上,结合四种基本的指令类型及指令的执行步骤,分析了数据通路控制单元工作的基本原理,并介绍了设计与实现这种控制单元的方法,通过数字时序系统的通用方法即有限状态机的方法,将状态机的输出作为控制信号,而状态输入和指令段数据作为状态机的输入。

This paper mainly discussed the design and standardization of 8 bit RISC microcontroller.

本论文主要介绍了8位精简指令集计算机微控制器(RISC MCU)的设计实现与标准化。

This paper first designs and implements an 8-bit RISC CPU.

其中精简指令集计算机(RISC,Reduced Instruction Set Computer),作为微处理器设计策略的一种类型,已经普遍应用于计算机体系结构设计中。